공지사항

Cadence의 채널 파트너인 나인플러스아이티(주)의 부설교육센터에서는 반도체 설계인력양성을 위해
Virtuoso Schematic, Layout, Spectre, Assura(LVS, DRC)를 사용하여 Full-Custom IC 설계의 전 과정을 습득할 수 있는 기초과정을 개설합니다.

Cadence Full-Custom IC Designer 기초과정
(아날로그 IC설계 교육)

신청하기

1. 교육 대상 및 기간, 장소
-대상: 전자,전기,컴퓨터 관련학과 대학생, 대학원생 및 졸업생, 취업준비생, 산업체 재직자
-기간: 2023년 02월 06일(월) ~ 11일(토), 월~금 18:30~21:30, 토 13:00~18:00 (총20시간)
-장소: 부산대학교 제6공학관 6308호

2. 교육 인원 및 수강료
-인원: 20명 이내
-수강료: 학생, 취업준비생 250,000원 / 산업체 재직자 500,000원

3. 신청
www.openhardware.co.kr 홈페이지에서 신청
-신청 마감: 2023년 01월 31일까지 선착순 마감
-신청 취소: 강의 시작 전까지 취소 가능하며, 강의 시작 후 교육청 환불 규정에 따름

4. 평가 및 수료
-평가: 출석 및 퀴즈, 출석 80%이상을 확보하여야 수료로 인정하여 수료증을 수여함

5. 문의
나인플러스아이티 부산지사 051-758-4841

6. 교육 내용
-사용 소프트웨어: Virtuoso Schematic Editor/Layout Editor, Virtuoso Spectre/ADE, Assura/G-PDK

1일차	*반도체 소자 -반도체 최신 동향 -MOSFET 기본 동작 원리 및 특성 -CMOS 논리회로 *반도체 공정 -CMOS 8대 공정 *GPDK 180 Design Rule의 이해와 적용
2일차	*Cadence에서 자주 사용하는 UNIX Command -UNIX 기본 명령어 실습 -파일 사용 권한 관리 및 검색 명령 실습 -프로세스 관리나 파일 백업 압축 명령 실습 *Full Custom IC Design을 위한 Cadence Schematic Editor 환경 설정 및 사용 방법
3일차	*GPDK 180을 적용한 CMOS Inverter, CMOS Inverter를 응용한 Ring Oscillator, 디지털 논리 게이트(NAND, NOR 등) 및 디지털 논리 회로(FlipFlip, MUX 등) 설계 *새로운 프로젝트 생성 및 계층 도면의 이해 *Inverter 회로 설계 작성, Simulation option의 설정, Transient 해석/Bias Point 해석, DC 해석/AC 해석, 전압원 및 전류원 사용법, Probe window 사용법
4일차	*Cadence Spectre Simulator 환경 설정 및 사용 방법 -GPDK 180을 적용한 CMOS Inverter, 디지털 논리 게이트(NAND, NOR 등), 디지털 논리회로(FlipFlop, MUX 등) 및 아날로그 회로(차동 증폭기) 설계 -설계한 회로의 Simulation을 통한 결과 검
5일차	*Virtuoso Layout Editor 설정 및 실습 1 -CMOS Inverter Layout & Assura DRC/LVS 검증 *Virtuoso Layout Editor 설정 및 실습 2 -디지털 논리게이트 및 디지털 논리회로 layout 실습, Assura DRC/LVS 검증
6일차	*Virtuoso Layout Editor 설정 및 실습 2 -디지털 논리게이트 및 디지털 논리회로 layout 실습, Assura DRC/LVS 검증 *Virtuoso Layout Editor 설정 및 실습 3 -Analog Circuot(차동 증폭기) Layout & Assura DRC/LVS 검증

*교육 내용과 일정은 일부 변경될 수 있습니다.